

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 03-202812
 (43)Date of publication of application : 04.09.1991

(51)Int.CI. G02F 1/133
 G09G 3/36


(21)Application number : 01-340077 (71)Applicant : SANYO ELECTRIC CO LTD
 TOTTORI SANYO ELECTRIC CO LTD
 (22)Date of filing : 29.12.1989 (72)Inventor : OMOTE NORIO

(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PURPOSE: To obviate the impression of a DC on a liquid crystal at the time of turning on of a power source and to prevent the shortening of the life of this liquid crystal by approximately equalizing the impressed voltage of matrix electrodes until a timing signal for the start of a display is generated at the time of the turning on of the power source.

CONSTITUTION: An initial maintenance circuit 33 consisting of an OR gate and an AND gate is provided in a control circuit 3. While a driving voltage V is immediately supplied at the time of the turning on of the power source, display data D, etc., are not delivered for about 0.1 to 5.0 seconds for the purpose of initial checking. The data outputted only after display data D, clutch signal L, shift lock signal C, frame signal FLM, etc., attain a stationary state and a control signal maintain a logical value 0. Since the frame signal FLM is 0 logical value, the output of the initial maintenance circuit 33 attains logical value 0 and a driving circuit 2 impresses the same voltage to the matrix electrodes 1x, 1y and, therefore, the liquid crystal voltage is approximately zero and the DC is not impressed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑫ 公開特許公報(A) 平3-202812

⑤Int.Cl.
G 02 F 1/133
G 09 G 3/36

識別記号 505
厅内整理番号 7709-2H
8621-5C

③公開 平成3年(1991)9月4日

審査請求 未請求 請求項の数 1 (全3頁)

④発明の名称 液晶表示装置

②特 願 平1-340077
②出 願 平1(1989)12月29日

②発明者 表 則夫 鳥取県鳥取市南吉方3丁目201番地 鳥取三洋電機株式会社内
②出願人 三洋電機株式会社 大阪府守口市京阪本通2丁目18番地
②出願人 鳥取三洋電機株式会社 鳥取県鳥取市南吉方3丁目201番地
②代理人 弁理士 西野卓嗣 外2名

明細書

1. 発明の名称 液晶表示装置

2. 特許請求の範囲

(1) マトリクス電極を持つ液晶表示パネルと、該液晶表示パネルを駆動するようにマトリクス電極に接続された駆動回路と、コンピュータシステムなどの装置から表示関連のタイミング信号等を受けて前記駆動回路を制御する制御回路とを有した液晶表示装置において、

前記制御回路は表示開始タイミング信号の発生までマトリクス電極の印加電圧を略等しくするよう前記駆動回路に出力指示をする初期維持回路を具備していることを特徴とする液晶表示装置。

3. 発明の詳細な説明

(イ) 産業上の利用分野

本発明はシステムに組み込まれるドットマトリクス表示に好適な液晶表示装置に関する。

(ロ) 従来の技術

従来より液晶表示装置においては直流電圧を印加すると寿命が著しく短くなるので、特開昭60

-222825号公報に示される如く交流駆動を行っていた。そして近年、表示容量の大きいドットマトリクス表示を行うようになってきたが、このような表示装置はマイクロプロセッsingユニット、論理演算型ゲートアレイユニットなどを含むコンピュータシステムなどの装置によって表示関連のタイミング信号などを受取って表示をする場合が多く、その場合でも液晶に直流が印加されないよう工夫されていた。

例えば可搬型ワードプロセッサやラップトップ型パソコン用コンピュータでは、液晶表示装置の制御手段は、本体装置から表示のための各種ラッチ信号、フレーム信号、データ信号などを受けて表示を行うが、装置の電源投入時に表示装置にも直ちに電力が供給されるので、装置のイニシャル信号を利用して表示データが整うまで液晶表示装置を不動作にしたり、液晶表示装置への電力供給を遮らせたりしていた。

(ハ) 発明が解決しようとする課題

ところが、それらの装置が大型・大容量化ある

いは複雑化するに伴って、装置自体のイニシャルやシステムチェックに時間がかかるタイミング遅れなどを生じたり、装置開発部署が表示装置のこの問題を配慮せずに設計した後液晶表示装置を組込む場合が多くなり、このような場合概ね、使用者が通電遅和感を持たないように、電源投入と同時に表示装置にも電力を供給し、制御信号は遅れて入力されるので、その間直流電圧が液晶に印加されることとなり不都合であった。

(二) 課題を解決するための手段

本発明は上述の点を考慮して成されたもので、制御回路にフレーム開始信号とか表示データ発生後のデータラッチ信号などの表示開始タイミング信号の発生までマトリクス電極の印加電圧を略等しくするよう前記駆動回路に出力指示をする初期維持回路を設けたものである。

(ホ) 作用

これにより、本体装置の電源投入時のイニシャル状態の如何に係わらず、液晶表示装置は通電されるが、表示制御状態が整うまで、液晶パネルの

3はバイアス回路31、データ振分・表示モード選択回路32などから成る制御回路で、コンピュータシステムなどの装置から、表示データD、データラッチ信号L、シフトクロック信号C、フレーム信号FLM、駆動電圧V、極性反転信号（通称信号M）を含む制御信号Connectなどの表示関連のタイミング信号等を受けて前記駆動回路を制御する。このうちフレーム信号FLMは、第1行目の表示データ転送後に一定時間のパルス信号を出力し、以後、一画面分の表示データを送出する毎に繰り返しパルス信号を出力する。液晶表示装置では、これを用いて走査用のマトリクス電極1Xのスタート位置制御信号に用いている。そしてこの制御回路3には表示開始タイミング信号の発生までマトリクス電極の印加電圧を略等しくするよう、オアゲートとアンドゲートからなる初期維持回路33を設けてある。この初期維持回路33は、フレーム信号FLMを入力とし、駆動回路2の表示端子Xを出力として接続され、最初のフレーム信号FLMの立ち上がりに応答して駆

マトリクス電極には略等しい電圧が印加されるから、液晶に印加される電圧は略零電圧となる。

(ヘ) 実施例

以下、本発明を実施例に基づいて詳細に説明する。

まず第1図において、1は、マトリクス電極1X、1Yを持つドットマトリクス型の液晶表示パネルで、例えば640×480ドットのスーパー・ツイストネマティック電界効果型のものである。

2は液晶表示パネル1を駆動するようにマトリクス電極1X、1Yに接続された駆動回路で、選択的にバイアス電圧を出力するが、例えばDISPOFFと呼ばれる表示電圧制御端子、もしくは特定バイアス電圧選択の機能をもった選択回路付きの端子（以下これらを単に表示端子Xという）を持ち、この表示端子Xに一定レベル（例えば論理値0）が与えられると全ての出力電圧を一定にする。このような駆動回路2に適用されるものとして例えば表示電圧制御端子を持つ沖電気工業株式会社のMSM5298/5299などがある。

動回路2に出力指示をする状態保持回路となっている。

かかる構成において、第2図に示すように、本体装置の電源投入においては、駆動電圧Vは直ちに供給される（第2図には駆動電圧Vと表示データDは上記構成の説明に必要な代表的な一つのみ記載している）が、表示データD等はイニシャルチェック等の為に、およそ0.1~5.0秒ほど送出されない。このため表示データD、データラッチ信号L、シフトクロック信号C、フレーム信号FLM、駆動電圧V、極性反転信号M、等の装置が定常状態になって初めて出力されるデータと制御信号は、一定の論理値（例えば論理値0）を保っている。液晶表示装置においては、電源が与えられるので表示が行える状態になるが、フレーム信号FLMが論理値0であるから初期維持装置33の出力が論理値0となり、これによって駆動回路2はマトリクス電極1X、1Yとも同じ電圧を出力する。そして装置の表示制御条件が整つて表示データDが1行分送出されると統いてフレ

ーム信号 FLM やデータラッチ信号しが出力される。この時、液晶表示装置の初期維持回路 33 では、フレーム信号 FLM の最初の立ち上がりに応答してアンドゲートの固定された電位を取り込み、これを論理値 1 の出力とし、以後電源が切られるまで初期維持回路 33 は論理値 1 を維持する。従って、通電当初からフレーム信号 FLM が入力される迄の間では液晶電圧を略零とし、最初のフレーム信号 FLM の後は表示データ D に従って駆動回路 2 は液晶表示パネル 1 を交流駆動する。

尚上述の例では、初期維持回路 33 はフレーム信号 FLM に接続したが、これに限られるものではなく、例えばデータラッチ信号 L など、表示条件が整ってから出力される制御信号に接続することができる。

(ト) 発明の効果

以上の如くにより、本体装置の電源投入時のイニシャル状態の如何に係わらず、液晶表示装置は通電されるが、表示制御状態が整うまで、液晶パネルのマトリクス電極には略等しい電圧が印加さ

れるから、液晶に印加される電圧は略零電圧となる。従って、それらの装置が大型・大容量化あるいは複雑化して装置自体のイニシャルやシステムチェックに時間がかかるても、あるいは表示装置を配慮せずに設計した装置に組込む場合であっても、通常と同時に表示駆動し、それにより画像に変化が生ずるので使用者が通電違和感を持たないようになるとともに、そのような場合であっても液晶に直流は印加されない。

4. 図面の簡単な説明

第1図は本発明実施例の液晶表示装置のブロック図、第2図はその要部タイミング図である。



1 …… 液晶パネル、

2 …… 駆動回路、

3 …… 制御回路、

出願人 三洋電機株式会社 外1名

代理人 弁理士 西野卓嗣 (外2名)



Publication of unexamined patent application

H3-202812

(43) Date of disclosure: September 4, 1991

(54) Title of the invention: Liquid crystal display device

(21) Application number: H1-340077

(22) Filing date: December 29, 1989

(72) Inventor: Norio Omote et al.

(71) Applicants: Sanyo Electric Co., Ltd. & Tottori Sanyo Electric Co., Ltd.

Specification

1. Title of the invention

Liquid crystal display device

2. Claim

(1) A liquid crystal display device provided with a liquid crystal display panel having matrix electrodes, a drive circuit connected to the matrix electrodes to drive said liquid crystal display device, and a control circuit that controls the aforementioned drive circuit by receiving display-related timing signals, etc. from a system, such as a computer system, wherein

the aforementioned control circuit is provided with an initial maintenance circuit that issues output instructions to the aforementioned drive circuit such that the voltages applied to the matrix electrodes are nearly equalized until the generation of the display start timing signals.

3. Detailed explanation of the invention

(a) Industrial field of application

The present invention relates a liquid crystal display device suitable for a dot matrix display to be incorporated in a system.

(b) Prior art

Because applying DC voltage to a liquid crystal display device significantly shortens its life, AC drive has conventionally been used as disclosed in JP S60-222825. Dot matrix displays having a large display capacity have come to be used in recent years. In most of these display devices, a

computer system or the like, containing a microprocessing unit and a logical computation gate array unit, etc., displays an image by receiving display-related timing signals, etc. Even in such a case, steps are taken to ensure that no DC voltage is applied to the liquid crystals.

For example, in portable wordprocessors and laptop personal computers, the control means of the liquid crystal display device displays an image by receiving various latch signals, frame signals, and data signals, etc. which are necessary for display from the main system. However, because power is immediately supplied to the display device when the power supply of the system is turned on, the initialization signal from the system is used to disable the liquid crystal display device until it has received all of the display data or to delay the supply of power to the liquid crystal display device.

(c) The problem that the invention is to solve

However, as such systems increase in size, capacity, or complexity, the initialization and checking of the system itself become time-consuming, causing timing delays in many cases. And often, a liquid crystal display device is incorporated into a system after it has been designed by a system development department without regard for these problems associated with display devices. In such cases, in order not to disturb the user at system power-on, power is simultaneously supplied to the display device as well but the input of the control signals is delayed. As a result, DC voltage is applied to the liquid crystals during this period, which is undesirable.

(d) Means of solving the problem

The present invention has been developed in view of the aforementioned issue, and its control circuit is provided with an initial maintenance circuit that issues output instructions to the aforementioned drive circuit such that the voltages applied to the matrix electrodes are nearly equalized until the generation of the display start timing signals, such as the frame start signal and the data latch signal following display data generation.

(e) Operation of the invention

In this way, power is applied to the liquid crystal display device regardless of the initial status of the main system at power-on. However, because nearly equal voltages are applied to the matrix electrodes of the liquid crystal panel until all of the display control conditions are satisfied, the voltage applied to the liquid crystals is nearly zero.

[Embodiment]

An embodiment of the present invention will be explained below with reference to the drawings.

First, in Figure 1, numeral 1 indicates a dot matrix liquid crystal display panel that has matrix electrodes 1X and 1Y, e.g., a super twisted nematic field-effect type with 640 x 480 dots.

Numerical 2 indicates a drive circuit that is connected to matrix electrodes 1X and 1Y so as to drive liquid crystal display panel 1, selectively outputs bias voltages, and has for example a display voltage control pin called "DISPOFF" or a pin with a selection circuit that has a function that selects the specified bias voltage (hereafter, these pins are simply referred to as "display pin X"); all of the output voltages are set to the same value when a certain value (e.g., logical 0) is given to display pin X. Examples of products that can be used as such a drive circuit 2 include

MSM5298/5299, which has a display voltage control pin and is made by Oki Electric Industry Co., Ltd.

Numerical 3 indicates a control circuit that consists of a bias circuit 31 and a data allocation/display mode selection circuit 32, etc.; and which controls the aforementioned drive circuit by receiving the display-related timing signals, such as display data D, data latch signal L, shift lock signal C, frame signal FLM, drive voltage V, and control signal Cont which includes a polarity-inverting signal (normally called "signal M"), from a system such as a computer system. Of these signals, for the frame signal FLM, a pulse signal of a certain time duration is output after the display data for the first line has been sent, and thereafter pulse signals are repeatedly output every time display data for one screen is sent. The liquid crystal display device uses these signals as the start position control signals for matrix electrode 1X.

This control circuit 3 is provided with an initial maintenance circuit 33, which consists of an OR gate and an AND gate to ensure that the voltages applied to the matrix electrodes are nearly equalized until the generation of the display start timing signals. This initial maintenance circuit 33 is connected such that it takes frame signal FLM as its input, and such that its output is connected to display pin X of drive circuit 2. Therefore, initial maintenance circuit 33 is a status hold circuit that issues output instructions to drive circuit 2 in response to the rising edge of the first frame signal FLM.

In such a configuration, as shown in Figure 2, when the power is turned on for the main system, drive voltage V is immediately supplied (Figure 2 shows only one drive voltage V and one display data D, as representatives in order to explain the aforementioned configuration). However, display data D, etc. is not sent out for approximately 0.1 to 5.0 seconds because of initial checking, etc. Consequently, data and control signals, such as display data D, data latch signal L, shift lock signal C, frame signal FLM, drive voltage V, and polarity-inverting signal M, which are output only when the system reaches a steady state, maintain a specified logical value (e.g., logical 0). Since power is being supplied to it, the liquid crystal display device is in a display-capable state. However, since the frame signal FLM is logical value 0, the output of initial maintenance circuit 33 is also logical value 0, and as a result, drive circuit 2 outputs the same voltage for both matrix electrodes 1X and 1Y. Then, when all of the display control conditions for the system are satisfied and one line of display data D is sent, the frame signal FLM and data latch signal L are output. During this process, initial maintenance circuit 33 of the liquid crystal display device takes in the fixed potential of the AND gate in response to the first rising edge of the frame signal FLM, uses it as an output of logical value 1, and thereafter, maintains the logical value 1 until the power is turned off. Therefore, the voltage applied to the liquid crystals is nearly zero during the time between the initial power-on and the inputting of the frame signal FLM; and after the first frame signal FLM is input, drive circuit 2 drives liquid crystal display panel 1 with AC voltages according to display data D.

Although initial maintenance circuit 33 is connected to the frame signal FLM in the aforementioned example, its connection is not limited to this configuration. For example, initial maintenance circuit 33 may be connected to a control signal that is output after the display conditions, such as data latch signal L, are satisfied.

(g) Effects of the invention

As explained above, power is applied to the liquid crystal display device regardless of the initial status of the main system at power-on. However, because nearly equal voltages are applied to the matrix electrodes of the liquid crystal panel until all of the display control conditions are satisfied, the voltage applied to the liquid crystals is nearly zero. Therefore, even when such systems increase in size, capacity, or complexity, and thus initialization and checking of the system itself become more time-consuming, or even when a liquid crystal display device is incorporated into a system that has been designed without regard for display devices, the liquid crystals are driven simultaneously with power-on, causing a change in the displayed image and thus, not disturbing the user. Even in these cases, no DC voltage is applied to the liquid crystals.

4. Brief explanation of the drawings

Figure 1 is a block diagram of the liquid crystal display device in an embodiment of the present invention; Figure 2 is a timing diagram of the major components.

- 1 ... Liquid crystal panel
- 2 ... Drive circuit
- 3 ... Control circuit

Figure 1

Figure 2